高中 解答

有關資料鏈結層(Data Link Layer)的敘述,下列何者正確?

針對不同的影音檔案描述,下列敘述何者錯誤?

在 MS PowerPoint 中,若要改變投影片中物件出現的先後順序,可利用下列哪一項功能?

小峻回家以 MS WORD 2010 製作了一份學校的專題報告作業,存檔時以.docx 為檔案類型存檔。隔天到 校後發現需要修正,用學校的舊電腦 MS WORD 2003 開啟時發現無法開啟。針對上述情形,下列敘述 何者錯誤?

國燕同學在練習下列 Visual Basic 的程式碼,文字方塊名為「Textbox1」 ,按鈕名為「Button1」,試問按 下「Button1」後,在文字方塊中不可能出現哪個數字? Public Class Form1 Private Sub Button1_Click(ByVal sender As System.Object, ByVal e As System.EventArgs) Handles Button1.Click Dim x, y As Single y = Rnd( ) * 100 x = Int(y * 100 + 0.5) / 100 TextBox1.Text = x End Sub End Class

目前 推出所謂的超高畫質顯示器(8K UHD),其螢幕解析度為目前 Full HD 高畫質顯示器的多少倍? SONY 倍

某硬碟的轉速(rotational speed)為 10,000 RPM,平均搜尋時間(seek time)為 9 ms,資料傳輸率(data transferrate)為 200 MB/s。若使用者欲存取連續儲存於同一磁柱內的 1 MB 資料,且已知讀寫頭必須移 動,則平均存取時間(access time)為多少?

有關 與 AR 的敘述,下列何者錯誤? VR 中的所有物件都是虛構出來的,而 AR 則是實境與虛擬的結合

甲同學在進行電子學實習時,針對老師所給的振盪電路進行實 驗 ( 如圖 ( 二十 ))( R  10 K , C  800 pf , C  400 pf , L  0.1 mH ),實驗後他提出了幾個結論;請問下列論述何者 1 1 2 錯誤?

如圖(十八)所示, I DSS  12 mA , V  6 V ,則 A 為: P V

如圖(十七)所示之 JFET,已知 I DSS  10 mA , V  3 V ,試問其 V 為何? P DS

組成圖(十六)電路,  V  12 V , R  70 K , R  30 K , R  20 K , R  1.3 K , R  4 K , Q 的 β 值為 99, V  25 mV ,試求其電壓增益 CC 1 2 3 A 與電流增益值 A 各約為多少?( Q 工作於夾止區) E L 1 T

貫亭同學在做電子學實習時,老師指定的電路如圖(十四)所示, h  h  200 , V  V  0.7 V ,並要求使 V ≒ 0 V ,貫亭要使用多少的 R 才恰當? FE1 FE2 BE1 BE2 o X

如圖(十三)所示,若此電路電晶體飽和時的 V  0.2 V , V  0.6 V ,而且 C 與 E 之間有極小的電阻,  100。二極體為理想(順偏 V  0 V ,R  0  CE BE 可忽略),輸入訊號 V 為一個正負 6 V 頻率 1 kHz 的三角波。試問其輸出波 D F 形 V 為何? i

如圖(十二)-a 電路所示, V  100sin t ,其輸出 V / V 曲線圖(十二)-b 中所標示的 V 與 V 的值為何? i i o 1 2 圖(十二)-a 圖 十二 ( )-b

針對工安的描述,下列何者錯誤?

如圖(十一)所示的應用電路,一開始由 RST 信號重置計數器,使得連至 B 、 B 、 B 的正反器輸出皆為 0,之後 RST 維持低態(邏輯 Low)準位。若 X 、 X 、 X 連接 7485 的 A 輸入,同時 X 為最高位元,且 2 1 0 A 與 B 亦為最高位元,請問下列敘述何者正確? 2 1 0 2 3 3 圖(十一)

如圖(十)所示電路,設 D 型正反器輸出 Q 的初始值為 邏輯 0,當 A 輸入端依時脈(clock)週期輸入訊號為 1、 0、1、0,則經過 4 個時脈(clock)週期後,Q 端依序輸 出的值為何?

如圖 ( 八 ) 所示為小雁子同學的數位邏輯實習電路 ( 使用 編號 7447 IC 配合共陽極 7 段顯示器),當由 IC 輸入端 (DCBA)循環輸入 0000、0001、0010、0011 的訊號時, 結果卻循環顯示 0、2、1、3 的數字,則可能的原因為 何?

若想利用一顆 74138 IC 與一個四輸入的 NAND 閘,實 現全減器的借位輸出 B (C , B , A) 電路,如圖( 七) 所 示,則 NAND 閘的四個輸入端應分別連接至何處?(設 0 C 為被減數輸入、B 為減數輸入、A 為前一位元借位 輸入)

如圖(六)所示的組合邏輯電路,F 輸出為高態(邏輯 Hi)的情況共有幾種?

有關示波器的功能與使用,下列敘述何者錯誤?

如圖(四)所示之計數器,設 ABC  000 ,若由 clock 端輸入 12 kHz 的脈波(工作週期為 10%),則下列何 者正確?

如圖(三)所示的計數電路,設正反器與邏輯閘的傳遞延遲時間皆為 25 ns,則最高的時脈(clock)工作頻率 約為: 圖(三)