如圖(十)所示電路,設 D 型正反器輸出 Q 的初始值為邏輯 0,當 A 輸入端依時脈(clock)週期輸入訊號為 1、 0、1、0,則經過 4 個時脈(clock)週期後,Q 端依序輸出的值為何?

由 Siao 提供

本頁的解題說明由我去不早說（apps.siao.ai）整理

考點：新北市市立淡水商工 106學年定期評量